8月4日～5日 録画視聴期間
[インテル製FPGA MAX10搭載キットDE10-Lite付き]
一緒に動かそう！Lチカから始めるFPGA開発

～GPIO/A-D変換からI2C/シリアル通信，ModelSimによるシミュレーション，
Niosの利用方法まで！～

講師：森岡 澄夫 氏[インターステラテクノロジズ株式会社 シニアフェロー]
　企画：ZEPエンジニアリング / 販売：マルツエレック

  • 本セミナのオンデマンド版を購入する
    本セミナと同一内容の講義ビデオと講義テキスト付きの動画製品もあります．購入後すぐに，また何度でも受講できます．一時停止，巻き戻しも可能です

タイム・テーブルと申し込み

お申込みは,マルツエレックの通販ページで行います．下記スケジュール表のボタンを押して，必要事項の入力をお願いいたします．

月/日 開始 終了 内容 価格[税込] 申し込み
8/4(木) 10:00 ～ 8/5(金) 23:59 【基礎編＆実践編を一括受講】：DE10-Lite付き \51,700
8/4(木) 10:00 ～ 8/5(金) 23:59 【基礎編と実践編を一括受講】：DE10-Lite無し \35,200
8/4(木) 10:00 23:59 Lチカから始めるFPGA開発【基礎編】：DE10-Lite付き \33,000
8/4(木) 10:00 23:59 Lチカから始めるFPGA開発【基礎編】：DE10-Lite無し \18,700
8/5(金) 10:00 23:59 Lチカから始めるFPGA開発【実践編】：DE10-Lite無し \18,700

お申込み前にご理解いただきたいこと

  1. 本セミナでは，2021年10月30日～31日開催の同セミナを録画して編集した動画を配信します．録画視聴期間中は何度でもご覧になれます．
  2. 本セミナには，Q＆Aタイムがございません．
  3. 本セミナには，講義テキストと実習用ソースコードが付いています．
  4. セミナ動画を都合のよい日時や期間無期限でご覧になりたい方は，オンデマンド動画セミナ製品の購入をご検討ください．

学ぶこと

本セミナは，開発ツール「Quartus Prime」やFPGAボード「DE10-Lite」の動かし方から始めて，製作物のレベルを徐々に上げながら，本格的なディジタル回路設計を始めるために必要な知識を全般的に取得します．

図1 本セミナで使用するFPGAスタータ・ボード DE10-Lite

基礎編

基礎編は，1つの回路モジュールを作って動かすことがテーマです．本セミナでは，論理設計の教科書を頭から順に解説していくスタイルは採らず，ボード上で回路を実際に動かしながら，簡単な回路例から複雑・高度な動きのできる回路例へ機能拡張をしていくスタイルで説明を進めます．その過程で自然に回路設計の知識が増え，理解が進むことを期待できます．

(1)スイッチ入力をLED出力する回路を動かす
　～ツールの動かし方とI/O・組み合わせ回路の基礎を学ぶ～

(2)7seg-LED時計を動かす
　～時間経過によって動く順序回路の基礎を学ぶ～

(3)回路誤動作の観察と安定動作させる対策
　～チャタリングやハザードを観察し同期回路の重要性を学ぶ～

(4)ストップ・ウォッチや平方根計算回路を動かす
　～処理を順番に進めるためのステート・マシンを学ぶ～

(5)ADCの利用や加速度センサ(I2C)の読み出し
　～IPコア（既成部品）の生成や接続の仕方を学ぶ～

(6)DE10のいろいろなI/O利用
　～パソコンとのシリアル・データ送受信，SDRAM，VGA

実践編

実践編では，複数のモジュールを連携動作させて複雑な処理を行ったり，いろいろなデバイスとつなぐことをテーマにします．そのうえで必要となってくるシミュレータの利用や，オンチップ・プロセッサ（Nios）の利用についても体験します．

(1)RTLシミュレーションの基礎
　～ModelSimを触ってみる～

(2)実際的なシミュレーション
　～テストデータ入出力～

(3)複数ステートマシンの連携
　～複雑な動作 (I2C I/F)～

(4)複数モジュールの連携
　～データの伝送（画像変換）～

(5)ソフトコア・プロセッサNios
　～FPGAにCPUを載せる～

(6)Niosと自作回路の連結
　～CPUインターフェース～

基礎編① ショート・セミナ「FPGAボードを動かしてみる」

基礎編② ショート・セミナ「チャタリングの対策」


基礎編③ ショート・セミナ「Verilog内部でIPコアを接続する」

基礎編④ ショート・セミナ「DE10-Lite搭載の加速度センサの読み出し」

実践編① ショート・セミナ「実践編で学ぶこと」

実践編② ショート・セミナ「RTLシミュレーションの基礎(ModelSimの利用)」

実践編③ ショート・セミナ「データ処理の一般的な検証方法」

実践編④ ショート・セミナ「テストベンチにデータを書く方法」


受講対象

  • とくに電子情報分野を専門とはしていないが，これからFPGA回路設計を業務・授業で行うことになった技術者・学生
  • 個人でFPGA設計を楽しんでみたい方

あると望ましい予備知識

基礎編

  • プログラミング経験などを通し，一般的なパソコンの操作はとくに支障なく行えること
  • 論理ゲートやフリップフロップのような回路素子，回路図記号など，ディジタル回路の初歩的な知識はあること（設計経験は不要）

実践編

  • マイコン上での基本的なCプログラミング経験
  • 1モジュール程度のHDL設計経験

講演の目標

  • ディジタル回路設計の基礎知識を体感的に身につけ，思いどおりの動きをする回路を作れるようになるための土台を固める
  • FPGAを使うことによって，マイコンやPCではできない何が可能になるのかを掴む

セミナで使用するボード

  • FPGAスタータ・ボード DE10-Lite

※セミナで使用するボードは開催日の1週間ほど前に送付の手配をさせていただきます．

用意いただきたいもの

  • Quartus Prime ライトエディション（無償）の最新版（20.1.1以上）のインストール
  • Windows Subsystem for Linux (WSL, 無償)のインストール（実践編を受講の場合）
  • Nios II SBT (Software Build Tools) for Eclipse（無償，リンク先 CDT8.8.1）のインストール（実践編を受講の場合）
  • 上記ソフトが滞りなく動く程度のパソコン（Windows 10またはlinux, メモリ最小8GB程度，プロセッサ最低2GHz程度）

講師紹介

略歴

NTT，IBM，Sony，NECの各研究所において高性能回路IPやハイレベルシンセシスの研究，およびプレイステーションなどの製品用SoC開発に従事した後，現職にて民間宇宙ロケットの飛行制御コンピュータの研究開発に従事．FPGAや高位合成を活用している．

主な著書

  1. HDLによる高性能ディジタル回路設計，CQ出版社．
  2. LSI/FPGAの回路アーキテクチャ設計法，CQ出版社．