高速伝送するならパラレルよりシリアル

計測のためのA-Dコンバータ実装術

高速伝送におけるパラレル方式の限界


図1　データをパラレルで伝送すれば，より多くのビットを一度に送れる．しかし，一番遅く到達するビットにタイミングを合わせて，読み込む必要がある．画像クリックで動画を見る．または記事を読む．［著］藤森弘己詳細：［VOD］高速＆エラーレス！5G×EV時代のプリント基板＆回路設計 100の要点

図1　データをパラレルで伝送すれば，より多くのビットを一度に送れる．しかし，一番遅く到達するビットにタイミングを合わせて，読み込む必要がある．画像クリックで動画を見る．または記事を読む．［著］藤森弘己
詳細：［VOD］高速＆エラーレス！5G×EV時代のプリント基板＆回路設計 100の要点

高速A-Dコンバータの出力データをパラレルで伝送することで，より多くのビットを一度に送ることができるという考えは理論的には正しいです．

ただし現実には，出力ビットごとに発生するわずかな時間差，いわゆるスキューが問題になります． A-D変換が完了した後，たとえ全ビットを同時に出力しているつもりでも，バッファやラッチを介して送出される信号には微妙なタイミングのずれがあります．

このずれがあるために，すべてのビットがそろってからでないと正確なデータとして扱えません．一番遅く到達するビットにタイミングを合わせ，データ・ストローブを用いて読み込む必要があります．

スキューを考慮する場合，さらにセットアップ・タイムとホールド・タイムの確保も求められます． A-Dコンバータのサンプリング速度が上がれば上がるほど，このマージンは厳しくなり，適切な読み取りが困難になります．

もちろん，各ラインの長さや遅延を調整することでスキューを抑えることは可能です．しかし，それは膨大な手間とコストを要します．また，ロジックバッファなどの駆動回路にかかる電力消費も無視できません．

これらの課題を回避するために，近年はシリアル伝送方式が主流となっています．ビット・クロックとデータを一緒に送信する構成を取ることで，セットアップ・タイムやホールド・タイムの問題を本質的に解消できます．

たとえばUSBやPCI Express，JESD204などはこの原理に基づいて設計されています．シリアル化された信号は，自己同期機能によって受信側でビット・クロックを再生するため，複雑なタイミング調整を不要にします．

A-Dコンバータの高速化に伴い，パラレル伝送方式はスキューや電力，物理配線の制約から限界に直面しています．ビット・クロックを含むシリアル伝送方式は，セットアップ/ホールドの課題を根本から解決し，回路設計の自由度を高める手段として極めて有効です．

スキューとは，複数の信号線において，同時に出力された信号が異なるタイミングで到達する現象を指します． A-Dコンバータのようなパラレル出力を行うデバイスでは，このスキューの影響が無視できません．

たとえば8ビットのデータを並列で送る場合，Bit0からBit7までが完全に同時に受信されなければ正しい値として認識されません． 1ビットでも遅れて到達した場合，データ全体の整合性が崩れます．

スキューが生じる要因には，以下のようなものがあります．

これらの差がわずかであっても，高速信号伝送では致命的な誤動作を引き起こす可能性があります．

スキューを最小限に抑えるための対策として，次のような設計手法があります．

ただし，これらを精密に調整するためには，設計工数とコストが飛躍的に増加します．

スキュー問題を根本的に回避する手段が，ビット・クロックを内包したシリアル伝送方式です．この方式では，データとクロックが同一線上で送信されるため，信号間のタイミング差が発生しません．

また，自己同期技術により，受信側でクロックを自動的に抽出できます．これにより，セットアップ・タイムやホールド・タイムの確保を意識する必要がなくなります．

スキューはパラレル伝送の根本的な課題です．高速A-Dコンバータの設計では，スキュー対策に多大な労力が必要となるため，シリアル伝送方式が現実的な選択肢です．ビット・クロックとデータを一体化することで，タイミング誤差によるトラブルを未然に防ぐことができます．〈著：ZEPマガジン〉

1979年　芝浦工業大学　通信工学科卒業
同年　Analog Devices of Japan Inc に入社（後にアナログ・デバイセズ株式会社）同社にてアナログ・モジュール開発，Mixedシグナル・テスタのテスト・モジュール開発、高速リニア・カスタム集積回路の開発サポート，汎用リニア製品マーケティング等を担当．