ZEPマガジン

Verilog HDLでは，`reg`で宣言されるレジスタは，次のクロック立ち上がり時に値を保持する重要な役割を果たす．4桁7セグメントLEDの制御回路の正しい記述は？

レジスタの同期運転は，信頼性の高い回路を構築するための基本だ．同一クロック源を用い，レジスタの値を同期的に更新することを徹底することで，設計が簡単になりエラーの発生率も低下する

FPGAやLSIの電源投入後は，レジスタやフリップフロップの初期値が不定だ．意図した初期状態の保証に欠かせまいリセット処理にはクロック非同期型と同期型を使い分けたい

Artix-7 FPGAはアナログ電圧をディジタル値に変換する12ビット分解能のADCモジュールを搭載している．2チャネルの入力信号を扱い，154k～1000kサンプル/秒に設定できる

比例制御（P制御）の欠点「定常偏差が0にならない」「振動の発生」「ノイズの影響を受ける」は，積分制御（I制御）と微分制御（D制御）を加えることで解決できる

ロボット開発用ミドルウェアROSを実装したラズベリー・パイ・ホストで，Wi-Fiマイコンを搭載したクライアント・ローバからIMUセンサ情報をリモート受信

C++には，同じ名前の関数を異なるデータ型に対応させる「オーバーロード」という機能がある．開発者はコードの可読性を維持しながら，汎用的な処理を実現できる

Gmappingはパーティクル・フィルタを用いたSLAMアルゴリズムを実装し，地図をリアルタイムに生成する．位置や姿勢の仮説の1つ「パーティクル」の数を増すことで推定精度が上がる

AIモデルの性能の評価指標「損失関数」と「正解率」を利用すれば，訓練データの特定の特徴やノイズに過度に適応する「過学習」の兆候を検知できる

ディープニューラル・ネットワークを実装したラズベリー・パイに，0～9の手書き数字画像を含むベンチマークデータ・セットMNISTを見せてみた

マルチモーダルLLMは，言語に加え画像やセンサ情報といった複数のデータ・モーダリティを統合して処理できるAIモデル．この技術によって高度なロボット制御が可能になる

画像やテキストといった複数のモーダル・データを処理するマルチモーダルLLMをラズベリーパイに実装して画像ナレータを製作してみた

LLMは「吾輩は猫である名前は」という文脈で，次にくる単語を「まだ」や「決まって」などの尤度が高い単語として推定する

MicroPythonは組み込み用MPUで動作するPythonインタープリタの一種で，Python言語のサブセットとして設計されている．M5Stackで利用するならM5UI.Flow版がお勧め

M5Stackでインターネットラジオを製作するなら，TCP/IPのデータ・パケット数を増やして一度に送信する量を調整し，低遅延のデータ通信を実現したい

正しく動かない演算回路が生成される問題を回避するためには，ビット幅を明示的に指定し，意図しない切り捨てや拡張を避けるverilogを記述することが重要

Zynq-7000 SoCやZynq UltraScale+ MPSoCは，ARM Cortex-A9やCortex-A53を，Arria 10やCyclone Vは，ARM Cortex-A9を，AgilexやStratix 10は，ARM Cortex-A53やA72を搭載する

Zynq FPGAは，Xilinx社が提供するFPGAとCPUを統合したSoC（System on Chip）．CPUとロジックIPの構成方法において3つの選択肢が存在する

Zynqでは，自作のIPコアとXilinx標準のIPコアを使える．IPコアは，ARM社のデータ通信用オンチップ・バス“AXI”を使ってメモリやCPUとつなぐ

ZynqはCPUと自作回路の通信バスを備える．CPUのアドレス空間上に自作回路を制御するレジスタを配置し，このアドレスを利用するメモリ・マップトI/O方式で自作回路を制御する

MicroBlazeはProgrammable Logic部に実装するソフトCPU．Processing System部にはARMプロセッサが実装されている．Zynqでは両者を連携させたシステムを構築可能