ZEPマガジン
2024年12月30日号
[FPGA/HDL/論理回路]
FPGA×HDL入門 レジスタの同期運転 クロック源は1つ 同一位相&同一周波数 レジスタの同期運転は,信頼性の高い回路を構築するための基本だ.同一クロック源を用い,レジスタの値を同期的に更新することを徹底することで,設計が簡単になりエラーの発生率も低下する |
|
2024年12月29日号
[FPGA/HDL/論理回路]
FPGA×HDL超入門 2種類のリセット回路 ソフトにはクロック同期 電源ON後は非同期型 FPGAやLSIの電源投入後は,レジスタやフリップフロップの初期値が不定だ.意図した初期状態の保証に欠かせまいリセット処理にはクロック非同期型と同期型を使い分けたい |
|
2024年12月28日号
[FPGA/HDL/論理回路]
Artix-7 FPGA入門 A-D変換回路の実験 0~1Vを7セグLEDにディジタル表示 Artix-7 FPGAはアナログ電圧をディジタル値に変換する12ビット分解能のADCモジュールを搭載している.2チャネルの入力信号を扱い,154k~1000kサンプル/秒に設定できる |
|
2024年12月27日号
[AI/IoT/マイコン][半導体/電子部品]
Pythonで一緒に ロボットのモデルベース設計 ラズパイによる角度の比例制御 比例制御(P制御)の欠点「定常偏差が0にならない」「振動の発生」「ノイズの影響を受ける」は,積分制御(I制御)と微分制御(D制御)を加えることで解決できる |
|
2024年12月26日号
[ロボット/自動運転/宇宙][AI/IoT/マイコン][Python/Linux/OS]
ラズパイ×ROS SLAMロボット開発 ROSホストとWi-Fiクライアントの通信実験 ロボット開発用ミドルウェアROSを実装したラズベリー・パイ・ホストで,Wi-Fiマイコンを搭載したクライアント・ローバからIMUセンサ情報をリモート受信 |
|
2024年12月25日号
[AI/IoT/マイコン][アナログ/センサ/計測]
組込みC++入門 STM32×ESP32で学ぶ データ型で同じ名前の関数を使いわける C++には,同じ名前の関数を異なるデータ型に対応させる「オーバーロード」という機能がある.開発者はコードの可読性を維持しながら,汎用的な処理を実現できる |
|
2024年12月24日号
[ロボット/自動運転/宇宙][AI/IoT/マイコン][Python/Linux/OS]
初めてのラズパイ×ROS SLAMロボット開発 GmappingによるLiDARの測定レンジ設定 Gmappingはパーティクル・フィルタを用いたSLAMアルゴリズムを実装し,地図をリアルタイムに生成する.位置や姿勢の仮説の1つ「パーティクル」の数を増すことで推定精度が上がる |
|
2024年12月23日号
[AI/IoT/マイコン]
ディープラーニング入門 過学習の回避 過学習の回避と精度改善の傾向 AIモデルの性能の評価指標「損失関数」と「正解率」を利用すれば,訓練データの特定の特徴やノイズに過度に適応する「過学習」の兆候を検知できる |
|
2024年12月22日号
[AI/IoT/マイコン]
今さら聞けない ディープラーニング入門 文字データベース MNISTでAI性能評価 ディープニューラル・ネットワークを実装したラズベリー・パイに,0~9の手書き数字画像を含むベンチマークデータ・セットMNISTを見せてみた |
|
2024年12月21日号
[AI/IoT/マイコン]
ラズパイでLLMエッジ入門 生成AIとロボティクス 1 指示文 2 紙芝居生成 3 制御で紙芝居を再現 マルチモーダルLLMは,言語に加え画像やセンサ情報といった複数のデータ・モーダリティを統合して処理できるAIモデル.この技術によって高度なロボット制御が可能になる |
|
2024年12月20日号
[AI/IoT/マイコン]
ラズパイでLLMエッジ入門 写真ナレータの製作 複合データを言語化 マルチモーダルLLM 画像やテキストといった複数のモーダル・データを処理するマルチモーダルLLMをラズベリーパイに実装して画像ナレータを製作してみた |
|
2024年12月19日号
[AI/IoT/マイコン]
ラズパイで作るLLMエッジ 文章生成のメカニズム もっとも相応しい単語の選択と接続 LLMは「吾輩は猫である名前は」という文脈で,次にくる単語を「まだ」や「決まって」などの尤度が高い単語として推定する |
|
2024年12月18日号
[AI/IoT/マイコン][アナログ/センサ/計測]
M5Stack IoT電子工作 Pythonインタープリタ 研究!MicroPythonのいろいろ MicroPythonは組み込み用MPUで動作するPythonインタープリタの一種で,Python言語のサブセットとして設計されている.M5Stackで利用するならM5UI.Flow版がお勧め |
|
2024年12月17日号
[AI/IoT/マイコン][アナログ/センサ/計測]
M5Stack IoT電子工作 TCP/IPの高速化 世界のサーバと低遅延通信 M5Stackでインターネットラジオを製作するなら,TCP/IPのデータ・パケット数を増やして一度に送信する量を調整し,低遅延のデータ通信を実現したい |
|
2024年12月16日号
[FPGA/HDL/論理回路]
FPGAキット DE10入門 正しく動かない乗算器 間違いだらけのverilog記述 正しく動かない演算回路が生成される問題を回避するためには,ビット幅を明示的に指定し,意図しない切り捨てや拡張を避けるverilogを記述することが重要 |
|
2024年12月15日号
[FPGA/HDL/論理回路]
Zynq FPGA入門 各社FPGAと利用できるCPU ARM/RISC-VからMicroBlazeまで Zynq-7000 SoCやZynq UltraScale+ MPSoCは,ARM Cortex-A9やCortex-A53を,Arria 10やCyclone Vは,ARM Cortex-A9を,AgilexやStratix 10は,ARM Cortex-A53やA72を搭載する |
|
2024年12月14日号
[FPGA/HDL/論理回路]
Zynq FPGA入門 2つのチップ内CPU構成法 別チップ派?ハードCPU派?ソフトCPU派? Zynq FPGAは,Xilinx社が提供するFPGAとCPUを統合したSoC(System on Chip).CPUとロジックIPの構成方法において3つの選択肢が存在する |
|
2024年12月13日号
[FPGA/HDL/論理回路]
Zynq FPGA入門 独自のコンピュータ・チップ 自作のIPコアとメモリ/CPUをオンチップ・バス“AXI”で接続 Zynqでは,自作のIPコアとXilinx標準のIPコアを使える.IPコアは,ARM社のデータ通信用オンチップ・バス“AXI”を使ってメモリやCPUとつなぐ |
|
2024年12月12日号
[FPGA/HDL/論理回路]
Zynq FPGA入門 自作回路とCPUの通信 一時データ保存回路 レジスタの活用 ZynqはCPUと自作回路の通信バスを備える.CPUのアドレス空間上に自作回路を制御するレジスタを配置し,このアドレスを利用するメモリ・マップトI/O方式で自作回路を制御する |
|
2024年12月11日号
[FPGA/HDL/論理回路]
Zynq FPGA入門 コンピュータ・チップの自作 ソフトCPU MicroBlazeとARMでLチカ MicroBlazeはProgrammable Logic部に実装するソフトCPU.Processing System部にはARMプロセッサが実装されている.Zynqでは両者を連携させたシステムを構築可能 |
|
2024年12月10日号
[AI/IoT/マイコン][アナログ/センサ/計測]
STM32マイコン入門 C/C++プログラミング Wi-Fi&ambient接続 気温ウェブ・ロガー製作 定番 STM32マイコンとC/C++プログラミングによって,Wi-Fiを介したネットワーク接続と気温センサのデータをAmbientサーバに送信するIoTロガーを製作 |