ZEPマガジン

Gmappingはパーティクル・フィルタを用いたSLAMアルゴリズムを実装し，地図をリアルタイムに生成する．位置や姿勢の仮説の1つ「パーティクル」の数を増すことで推定精度が上がる

AIモデルの性能の評価指標「損失関数」と「正解率」を利用すれば，訓練データの特定の特徴やノイズに過度に適応する「過学習」の兆候を検知できる

ディープニューラル・ネットワークを実装したラズベリー・パイに，0～9の手書き数字画像を含むベンチマークデータ・セットMNISTを見せてみた

マルチモーダルLLMは，言語に加え画像やセンサ情報といった複数のデータ・モーダリティを統合して処理できるAIモデル．この技術によって高度なロボット制御が可能になる

画像やテキストといった複数のモーダル・データを処理するマルチモーダルLLMをラズベリーパイに実装して画像ナレータを製作してみた

LLMは「吾輩は猫である名前は」という文脈で，次にくる単語を「まだ」や「決まって」などの尤度が高い単語として推定する

MicroPythonは組み込み用MPUで動作するPythonインタープリタの一種で，Python言語のサブセットとして設計されている．M5Stackで利用するならM5UI.Flow版がお勧め

M5Stackでインターネットラジオを製作するなら，TCP/IPのデータ・パケット数を増やして一度に送信する量を調整し，低遅延のデータ通信を実現したい

正しく動かない演算回路が生成される問題を回避するためには，ビット幅を明示的に指定し，意図しない切り捨てや拡張を避けるverilogを記述することが重要

Zynq-7000 SoCやZynq UltraScale+ MPSoCは，ARM Cortex-A9やCortex-A53を，Arria 10やCyclone Vは，ARM Cortex-A9を，AgilexやStratix 10は，ARM Cortex-A53やA72を搭載する

Zynq FPGAは，Xilinx社が提供するFPGAとCPUを統合したSoC（System on Chip）．CPUとロジックIPの構成方法において3つの選択肢が存在する

Zynqでは，自作のIPコアとXilinx標準のIPコアを使える．IPコアは，ARM社のデータ通信用オンチップ・バス“AXI”を使ってメモリやCPUとつなぐ

ZynqはCPUと自作回路の通信バスを備える．CPUのアドレス空間上に自作回路を制御するレジスタを配置し，このアドレスを利用するメモリ・マップトI/O方式で自作回路を制御する

MicroBlazeはProgrammable Logic部に実装するソフトCPU．Processing System部にはARMプロセッサが実装されている．Zynqでは両者を連携させたシステムを構築可能

定番 STM32マイコンとC/C++プログラミングによって，Wi-Fiを介したネットワーク接続と気温センサのデータをAmbientサーバに送信するIoTロガーを製作

FPGA設計に早く確実に成功するためには，シミュレーションによる事前確認が欠かせない．ModelSimを用いたシミュレーションの実践がかぎを握る

FPGAの標準インターフェースAvalonバスを利用すれば，独自IPを作りシステム統合できる．Avalonバスを介してレジスタを操作し，外部端子からPWM信号を出力するHDLソースを示す

Simulinkは，図形ブロックを操作することで，複雑な制御器や信号処理システムを直感的に作成できる．ラズパイに外付けしたA-Dコンバータを動かしてLEDの輝度を制御してみた

M5Stackには，Espressif Systems社が開発した高性能マイコンESP32が搭載されている．，デュアル・コア240MHzのプロセッサを搭載し，最大600 DMIPSを発揮する

ESP32マイコンを内蔵するIoT開発キット M5Stack Core2は，クライアント，サーバ，アクセス・ポイントの3つの動作モードを備え，幅広いIoTアプリケーションを構築できる